

S3IP-OCM 硬件规范

**Simplified Switch System Integration Program--Open Control
Module Hardware Specification**

V2.0

版权声明

本报告版权属于 XXXXXXXXXXXX，并受法律保护。
转载、摘编或利用其它方式使用本报告文字或者观点的，
应注明“来源：《XXXXXXXX》”。违反上述声明者，将
追究其相关法律责任。

S³IP-OCM V2.0（2026 年）

编委会

顾 问：

主 编：

执行主编：

编 委：

前 言

本规范共分 7 章，主要技术内容有：结构、信号、系统设计要
求、高速信号约束、散热和环境。

ODCC-2022-03001 文档主要描述白盒交换机控制模组 OCM 的技
术规格，隶属于 S3IP 软硬件规范系列。S3IP 软硬件规范还包括
S3IP 硬件基础功能规范，Sysfs 规范 (开源 SONIC 和 FW 的 API 接口
规范化)，以及 PIT 规范提供产测和验收手段，检验设备是否符合
S3IP 规范。

本规范由 S3IP 项目组负责管理和具体技术内容的解释。本规范
在执行过程中，请各单位结合工程实践，认真总结经验，如发现需
要修改或补充之处，请将意见和建议 Mail 至 fangbo.zfb@alibaba-inc.com。

以供今后修订时参考。

主编单位：阿里、腾讯、锐捷、字节跳动、英特尔、中国信通院

参编单位、审核人（排名按照姓名字母排序）：崔鹏(腾讯)、侯
风阳（腾讯）、黄一元(阿里)、江楠(锐捷)、黎坚(英特尔)、林生霖
（字节跳动）、孙聪(中国信通院)、王学周(锐捷)、吴菁华(英特
尔)、杨光(腾讯)、朱芳波(阿里)、赵立伟(英特尔)、朱根深(锐捷)

目 录

前 言	3
目 录	5
1. 概览.....	1
1.1 背景.....	1
1.2 缩略词.....	2
1.3 OCM 基本规格.....	3
2. 结构.....	5
2.1 OCM 模组互联.....	5
2.2 OCM 结构尺寸.....	5
2.3 OCM 散热器装配.....	7
3. 信号.....	9
3.1 连接器.....	9
3.2 信号描述.....	11
3.3 CPU SerDes Mapping.....	35

3.4 连接器信号分配.....	36
4. 系统设计需求.....	39
4.1 CPU 支持.....	39
4.2 内存.....	44
4.3 存储.....	44
4.4 电压电流监控.....	45
4.5 温度传感器.....	45
4.6 固件升级.....	45
4.7 FRU	46
4.8 时钟.....	46
4.9 系统上下电和复位.....	46
4.10 关键器件	50
4.11 调试接口	50
5. 高速信号约束.....	51
6. 散热和环境.....	52

6.1 OCM 散热设计 52

6.2 OCM 温度接口定义 56

6.3 参考散热器设计 57

6.4 环境 70

1. 概览

1.1 背景

数据中心交换机白盒化已经成为了一个趋势，借助 SAI 和 SONiC，用户可以自行选择交换芯片及不同整机厂家的交换机硬件来开发和定制自己的网络操作系统及上层软件，提升整个网络的性能、稳定性、运营效率和性价比。在享受到白盒化收益的同时，传统上作为黑盒的交换机硬件和底层软件也不可避免地暴露到了用户面前。如何降低这种透明化给用户和整机厂商带来的挑战成为了白盒化后的一个新课题。S3IP(Simplified Switch System Integration Program,简化交换机集成项目)利用分层解耦的思想，旨在通过标准化白盒交换机集成过程中涉及的相关工作和部件，如底层驱动的标准化、设备集成测试的标准化、硬件的标准化等，来提升整个交换机系统的集成效率。

OCM(Open Control Module)作为其中的一个标准，着力于白盒交换机控制模组的标准。作为交换机的控制核心，交换机控制模组对于系统的稳定性、集成效率和现场运维有着非常大的影响。当前随着白盒化的进行和交换机带宽的不断升级演进，交换机的控制模组面临着如下这些问题：

- 1) 交换机厂家的控制模组差异较大。部分厂家采用私有的控制模组，部分厂家借用现有的一些 CPU 模组标准进行修改和定制化来支持交换机应用。模组的差异化对白盒交换机带来了这些挑战：

- a) 无法很好的匹配用户对于系统的需求。要么交换机厂家针对不同用户开发和维护不同的 CPU 模组，造成资源浪费，要么用户接受不同厂家交换机之间行为和功能的差异性，造成用户开发、部署、运营的效率低下
 - b) 模组的多样化反过来又会导致模组和系统的稳定性无法持续累积。
- 2) 现有的一些 CPU 模组标准，比如 COMe，并不十分适合白盒交换机的应用：
- a) COMe 更多面向工业电脑应用，接口种类较多，定义较为通用，并非专为交换机系统定义，多数情况下需要交换机厂商对信号做裁剪和调整信号定义。
 - b) 交换芯片的升级换代和功能增强要求 CPU 的接口速率和带宽也随之升级，而现有 COMe 标准无法支持这样的高速信号和接口。比如最新的交换芯片的控制接口已经支持到 PCIe5.0，而管理通道开始支持 25G NRZ 甚至 56G PAM4。

针对上述这些问题，OCM 标准在制定过程中重点考虑了以下几个方面：

- 1) 从白盒交换机用户对于系统的需求出发，定义 OCM 需要支持的功能和接口，而非从卡的角度进行定义。
- 2) 接口和功能定义精简化，减少非必要和可自定义信号。
- 3) 结合系统明确关键接口的使用方式，针对典型 CPU 给出关键设计处理，减少标准落地中不必要的弹性。
- 4) 支持下一代交换芯片和 CPU 对于接口速率和带宽的需求。
- 5) 支持 CPU 多样化，支持国产 CPU。

1.2 缩略词

缩略词	释义
OCM	Open Control Module, 开放控制模组
S3IP	Simplified Switch System Integration Program, http://www.s3ip.org/ , 由国内六家互联网公司(BAT、美团、京东、快手)和中国移动、信通院云大所携手推出, 聚焦网络领域, 旨在解决白盒交换机集成过程中的共性问题, 提升集成效率。
SAI	Switch Abstraction Interface, 交换机抽象接口
SONiC	Software for Open Networking in the Cloud
COMe	COM Express 是国际工业电气协会(PICMG)定义的计算机模块标准, 由几大嵌入式工业计算机厂商共同制定的一种计算机模块标准
Baseboard	白盒交换机的控制主板, OCM 模组承载于其上。
BMC	Baseboard Management Controller, 在白盒交换机中作为除主控 CPU 之外的独立处理单元, 用于交换机的设备管理。
CPLD	可编程逻辑单元, 在白盒交换机中用于实现复杂逻辑控制。

Table 1 缩略词

1.3 OCM 基本规格

规格	描述
模组尺寸	120mm x 160mm
电压/电流	12V 电压: 11V~13V 最大电流: 14A(短连接器版本), 22A(长连接器版本)
连接器	Mirror Mezz 连接器: 15(pair)x11(row)或者 10(pair)x11(row) 叠高: OCM 连接器选择 2.5mm 的高度, Baseboard 选择 5.5mm, 叠高为 8mm (推荐) OCM 连接器选择 5.5mm 的高度, Baseboard 选择 2.5mm, 叠高为 8mm OCM 连接器选择 5.5mm 的高度, Baseboard 选择 5.5mm, 叠高为 11mm OCM 连接器选择 2.5mm 的高度, Baseboard 选择 2.5mm, 叠高为 5mm
高速接口	PCIe: 36 lanes, 支持至 PCIe5.0 (实际支持的速率由特定 CPU 芯片能力决定) Ethernet: 8 lanes, 支持至 56G PAM4 (实际支持的速率由特定 CPU 芯片能力决定) SATA: x2 SATA 3.0

	USB3.0: x2 USB3.0 USB2.0: x4 USB2.0
低速接口	LPC x1 (eSPI/SPI 复用) I2C master x2 I2C slave x2 Flash SPI x1 CPLD device JTAG x1 GPIO JTAG Master x1 UART x2 模拟 SPI x1

Table 2 OCM 基本规格

2. 结构

2.1 OCM 模组互联

OCM 采用扣卡的设计形式与 baseboard 相连接，OCM 与 baseboard 之间选用 Molex Mirror Mezz 连接器以及 6pcs M3x8mm 高度的螺柱彼此之间相互支撑连接，示意图如下：




Figure 1 Open Control Module Isometric View

2.2 OCM 结构尺寸

OCM 板卡整体尺寸为 160mm(L) x 120mm(W),示意图如下：




Figure 2 OCM PCBA Top View




Figure 3 OCM PCBA Side View




Figure 4 OCM PCBA Bottom View

以上结构图中，CPU 和 SODIMM 的位置仅作参考，散热器的孔位仅做参考，根据具体的 CPU 和散热器设计可以进行调整。

考虑到现场运维和调试便利性，设计需保证内存条和散热器之间留有足够空间，确保更换内存条时无需拆卸散热器。

连接器高度、堆叠高度及器件限制高度如下表：

叠高 (mm)	OCM 连接器高度 (mm)	Baseboard 连接器高度 (mm)	OCM Bottom 限 高 (mm)	Baseboard Top 限高 (mm)
8(推荐)	2.5	5.5	2	5
8	5.5	2.5	2	5
11	5.5	5.5	2	8
5	2.5	2.5	2	2

Table 3 连接器高度和器件限高

2.3 OCM 散热器装配

适配于不同的 CPU 芯片，依照芯片散热功耗的不同，需搭配与之功耗相适配的 OCM 散热器。散热器的整体尺寸限制于 OCM 板卡的尺寸范围内，对于大功耗 CPU，产品设计方可依据场景做相应调整。散热器与 OCM 板卡之间采用 SMT type M3 Nuts 螺丝连接,示意图如下：




Figure 5 OCM Wireframe View-Top



Figure 6 OCM Wireframe View-Side




Figure 7 OCM Wireframe View-Bottom

散热器 screw torque 推荐值 0.5Nm，建议采用组装治具并分别以对角锁螺丝的方式来固定散热器

3. 信号

3.1 连接器

OCM 采用 Molex 的 Mirror Mezz 连接器与 Baseboard 连接，包含信号与电源。OCM 通过选焊长短不同的两种连接器型号，15(pair)x11(row)或者 10(pair)x11(row)，来支持不同的系统对信号数量和通流能力的需求,连接器的型号及基本信息如下表：

Size	Height(mm)	MPN	Full Diff Pairs	Orphan Pairs	Total Pin Count
15x11	2.5	209311-1115	161	11	688
15x11	5.5	204358-1115	161	11	688
10x11	2.5	209141-1110	106	11	468
10x11	5.5	204358-1110	106	11	468

Table 4 Mirror Mezz 连接器列表

Mirror Mezz 系列是一款高密高速且镜像对称的板对板连接器，采用 BGA 焊接方式，可以支持 56Gbps NRZ 或者 112Gbps PAM4 的应用速率。关键特性如下：

- 1) 堆叠高度：5/8/11mm
- 2) 插入力：0.5N/pin Max
- 3) 拔出力：0.045N/pin Min

4) 通流能力: 1A/pin @25C

5) 阻抗: 90 Ohms, +/- 5%

6) 镜像设计, 公母互配




Figure 8 Mirror Mezz 连接器图示

15(pair)x11(row)和 10(pair)x11(row)这两款连接器的焊盘完全兼容, OCM 通过在 PCB 上预留长短连接器的定位孔来支持长短连接器的选焊, PCB 的焊盘和定位孔兼容设计如下图所示:




Figure 9 长短连接器兼容设计

更多的应用信息，如 Routing Guide、焊接曲线、钢网设计等，可以访问 Molex 官网参

考 Molex 提供的应用指导书：

(https://www.molex.com/pdm_docs/as/2028280001-AS-000.pdf)

3.2 信号描述

3.2.1 PCIe

OCM 共定义了 36 组 PCIe 信号。其中 16 组 PCIe 通常为较高速率的 PCIe，比如 Xeon-D 的 CPU Complex PCIe，另外 20 组 PCIe 信号通常为较低速率的 PCIe，比如 Xeon-D

的 HSIO 提供的 PCIe。在实际应用中，CPU 也有不区分速率的设计，具体以 CPU 自身规格为准。典型 CPU 的 PCIe 通道分配和映射方案可以参考 3.3.1 章节。

PCIe 信号端接:

CPU TX 信号在 OCM 卡上放置 220nF AC Coupling 电容（Gen3 推荐，按规范建议速率规格选择容值）。

CPU RX 信号(设备端的 TX 信号)在 Baseboard 上放置 220nF AC Coupling 电容（Gen3 推荐，按规范建议速率规格选择容值）。

PCIe 信号(16 组)定义如下表:

信号名称	I/O	功能描述	L/S (长/短连接器)
PCIE_CPU_TX_DP0 PCIE_CPU_TX_DN0	O	PCIE CPU <0-15>	S
PCIE_CPU_RX_DP0 PCIE_CPU_RX_DN0	I	PCIE CPU <0-15>	S
PCIE_CPU_TX_DP1 PCIE_CPU_TX_DN1	O	PCIE CPU <0-15>	S
PCIE_CPU_RX_DP1 PCIE_CPU_RX_DN1	I	PCIE CPU <0-15>	S
PCIE_CPU_TX_DP2 PCIE_CPU_TX_DN2	O	PCIE CPU <0-15>	S
PCIE_CPU_RX_DP2 PCIE_CPU_RX_DN2	I	PCIE CPU <0-15>	S
PCIE_CPU_TX_DP3 PCIE_CPU_TX_DN3	O	PCIE CPU <0-15>	S
PCIE_CPU_RX_DP3 PCIE_CPU_RX_DN3	I	PCIE CPU <0-15>	S
PCIE_CPU_TX_DP4 PCIE_CPU_TX_DN4	O	PCIE CPU <0-15>	S
PCIE_CPU_RX_DP4 PCIE_CPU_RX_DN4	I	PCIE CPU <0-15>	S
PCIE_CPU_TX_DP5 PCIE_CPU_TX_DN5	O	PCIE CPU <0-15>	S
PCIE_CPU_RX_DP5 PCIE_CPU_RX_DN5	I	PCIE CPU <0-15>	S
PCIE_CPU_TX_DP6 PCIE_CPU_TX_DN6	O	PCIE CPU <0-15>	S
PCIE_CPU_RX_DP6 PCIE_CPU_RX_DN6	I	PCIE CPU <0-15>	S
PCIE_CPU_TX_DP7 PCIE_CPU_TX_DN7	O	PCIE CPU <0-15>	S
PCIE_CPU_RX_DP7 PCIE_CPU_RX_DN7	I	PCIE CPU <0-15>	S
PCIE_CPU_TX_DP8 PCIE_CPU_TX_DN8	O	PCIE CPU <0-15>	L
PCIE_CPU_RX_DP8 PCIE_CPU_RX_DN8	I	PCIE CPU <0-15>	L

PCIE_CPU_TX_DP9 PCIE_CPU_TX_DN9	O	PCIE CPU <0-15>	L
PCIE_CPU_RX_DP9 PCIE_CPU_RX_DN9	I	PCIE CPU <0-15>	L
PCIE_CPU_TX_DP10 PCIE_CPU_TX_DN10	O	PCIE CPU <0-15>	L
PCIE_CPU_RX_DP10 PCIE_CPU_RX_DN10	I	PCIE CPU <0-15>	L
PCIE_CPU_TX_DP11 PCIE_CPU_TX_DN11	O	PCIE CPU <0-15>	L
PCIE_CPU_RX_DP11 PCIE_CPU_RX_DN11	I	PCIE CPU <0-15>	L
PCIE_CPU_TX_DP12 PCIE_CPU_TX_DN12	O	PCIE CPU <0-15>	L
PCIE_CPU_RX_DP12 PCIE_CPU_RX_DN12	I	PCIE CPU <0-15>	L
PCIE_CPU_TX_DP13 PCIE_CPU_TX_DN13	O	PCIE CPU <0-15>	L
PCIE_CPU_RX_DP13 PCIE_CPU_RX_DN13	I	PCIE CPU <0-15>	L
PCIE_CPU_TX_DP14 PCIE_CPU_TX_DN14	O	PCIE CPU <0-15>	L
PCIE_CPU_RX_DP14 PCIE_CPU_RX_DN14	I	PCIE CPU <0-15>	L
PCIE_CPU_TX_DP15 PCIE_CPU_TX_DN15	O	PCIE CPU <0-15>	L
PCIE_CPU_RX_DP15 PCIE_CPU_RX_DN15	I	PCIE CPU <0-15>	L

Table 5 PCIe 信号(part1)

PCIe 信号(20 组)定义如下表:

信号名称	I/O	功能描述	L/S (长/短连接器)
PCIE_TX_DP0 PCIE_TX_DN0	O	PCIE <0-19>	L
PCIE_RX_DP0 PCIE_RX_DN0	I		L
PCIE_TX_DP1 PCIE_TX_DN1	O	PCIE <0-19>	L
PCIE_RX_DP1 PCIE_RX_DN1	I		L
PCIE_TX_DP2 PCIE_TX_DN2	O	PCIE <0-19>	L
PCIE_RX_DP2 PCIE_RX_DN2	I		L
PCIE_TX_DP3 PCIE_TX_DN3	O	PCIE <0-19>	L
PCIE_RX_DP3 PCIE_RX_DN3	I		L

PCIE_TX_DP4 PCIE_TX_DN4	O	PCIE <0-19>	L
PCIE_RX_DP4 PCIE_RX_DN4	I		L
PCIE_TX_DP5 PCIE_TX_DN5	O	PCIE <0-19>	L
PCIE_RX_DP5 PCIE_RX_DN5	I		L
PCIE_TX_DP6 PCIE_TX_DN6	O	PCIE <0-19>	L
PCIE_RX_DP6 PCIE_RX_DN6	I		L
PCIE_TX_DP7 PCIE_TX_DN7	O	PCIE <0-19>	L
PCIE_RX_DP7 PCIE_RX_DN7	I		L
PCIE_TX_DP8 PCIE_TX_DN8	O	PCIE <0-19>	S
PCIE_RX_DP8 PCIE_RX_DN8	I		S
PCIE_TX_DP9 PCIE_TX_DN9	O	PCIE <0-19>	S
PCIE_RX_DP9 PCIE_RX_DN9	I		S
PCIE_TX_DP10 PCIE_TX_DN10	O	PCIE <0-19>	S
PCIE_RX_DP10 PCIE_RX_DN10	I		S
PCIE_TX_DP11 PCIE_TX_DN11	O	PCIE <0-19>	S
PCIE_RX_DP11 PCIE_RX_DN11	I		S
PCIE_TX_DP12 PCIE_TX_DN12	O	PCIE <0-19>	S
PCIE_RX_DP12 PCIE_RX_DN12	I		S
PCIE_TX_DP13 PCIE_TX_DN13	O	PCIE <0-19>	S
PCIE_RX_DP13 PCIE_RX_DN13	I		S

PCIE_TX_DP14 PCIE_TX_DN14	O	PCIE <0-19>	S
PCIE_RX_DP14 PCIE_RX_DN14	I		S
PCIE_TX_DP15 PCIE_TX_DN15	O	PCIE <0-19>	S
PCIE_RX_DP15 PCIE_RX_DN15	I		S
PCIE_TX_DP16 PCIE_TX_DN16	O	PCIE <0-19>	S
PCIE_RX_DP16 PCIE_RX_DN16	I		S
PCIE_TX_DP17 PCIE_TX_DN17	O	PCIE <0-19>	S
PCIE_RX_DP17 PCIE_RX_DN17	I		S
PCIE_TX_DP18 PCIE_TX_DN18	O	PCIE <0-19>	S
PCIE_RX_DP18 PCIE_RX_DN18	I		S
PCIE_TX_DP19 PCIE_TX_DN19	O	PCIE <0-19>	S
PCIE_RX_DP19 PCIE_RX_DN19	I		S

Table 6 PCIe 信号(part2)

3.2.2 PCIe 时钟

OCM 定义了一路 PCIe 时钟输入和一路 PCIe 时钟输出信号。其中 PCIe 时钟输入信号为需要专用 PCIe 输入时钟的 CPU 芯片提供参考时钟。而一些 CPU 芯片能够为外设提供 PCIe 参考时钟输出，OCM 提供的一组 PCIe 时钟输出信号可以为 baseboard 上的外设提供 CPU 输出的 PCIe 参考时钟。

信号端接：

时钟输出信号在 OCM 卡上根据 CPU 的输出接口和驱动类型进行必要的源端端接，并使之符合 PCIe 标准对于 Refclk 的要求。Baseboard 上根据 Device 或者时钟驱动器的输入要求对 PCIe 标准 Refclk 做必要端接。

时钟输入信号在 Baseboard 上按照时钟驱动器的输出接口和驱动类型做必要的源端端接，并使之符合 PCIe 标准对于 Refclk 的要求。OCM 卡上不需要端接。

PCIe 时钟信号定义如下表：

信号名称	I/O	功能描述	L/S (长/短连接器)
PCIE_CLK_OUT_DP PCIE_CLK_OUT_DN	O	当所采用的 CPU 提供 PCIe 时钟输出时，该信号作为输出到 baseboard 的 PCIe 参考时钟输出，连接到 baseboard 上的 PCIe device。	S
PCIE_CLK_IN_DP PCIE_CLK_IN_DN	I/O	当所采用的 CPU 需要专用 PCIe 参考时钟输入时，baseboard 提供此参考时钟，连接到 baseboard 的 PCIe 时钟发生器或者 clock buffer。	S

Table 7 PCIe 时钟信号

3.2.3 SATA

OCM 共定义了 2 组 SATA 信号。

SATA 信号端接：

TX 信号和 RX 信号均在 OCM 卡上放置 10nF AC Coupling 电容。

信号定义如下表：

信号名称	I/O	功能描述	L/S (长/短连接器)
SATA_TX_DP0 SATA_TX_DN0	O	SATA 接口	S

SATA_RX_DP0 SATA_RX_DN0	I		S
SATA_TX_DP1 SATA_TX_DN1	O	SATA 接口	S
SATA_RX_DP1 SATA_RX_DN1	I		S

Table 8 SATA 信号

3.2.4 USB

OCM 共定义了 2 组 USB3.0 信号和 4 组 USB2.0 信号。

USB3.0 信号端接：

TX 信号在 OCM 卡上放置 100nF AC Coupling 电容。

RX 信号在 Baseboard 上按照 USB3.0 规范做端接。

USB2.0 信号端接：

无。

USB3.0 信号定义如下表：

信号名称	I/O	功能描述	L/S (长/短连接器)
USB3_TX_DP0 USB3_TX_DN0	O	USB 3.0	S
USB3_RX_DP0 USB3_RX_DN0	I		S
USB3_TX_DP1 USB3_TX_DN1	O	USB 3.0	S

USB3_RX_DP1 USB3_RX_DN1	I		S
----------------------------	---	--	---

Table 9 USB3.0 信号

USB2.0 信号定义如下表：

信号名称	I/O	功能描述	L/S (长/短连接器)
USB2_DP0 USB2_DN0	I/O	CPU USB2.0 接口，出到前面板 USB 接口	S
USB2_DP1 USB2_DN1	I/O	CPU USB2.0 接口，连接 BMC	S
USB2_DP2 USB2_DN2	I/O	CPU USB2.0 接口	L
USB2_DP3 USB2_DN3	I/O	CPU USB2.0 接口	L

Table 10 USB2.0 信号

3.2.5 Ethernet

OCM 共定义了 8 组串行以太网信号。

Ethernet 信号端接：

RX 信号在 OCM 卡上放置 100nF AC Coupling 电容。

TX 信号在对端芯片接收端放置 100nF AC Coupling 电容。

信号定义如下表：

信号名称	I/O	功能描述	L/S (长/短连接器)
------	-----	------	--------------

ETH_TX_DP0 ETH_TX_DN0	O	CPU 以太网接口，最高支持速率 25Gbps	S
ETH_RX_DP0 ETH_RX_DN0	I		S
ETH_TX_DP1 ETH_TX_DN1	O	CPU 以太网接口，最高支持速率 25Gbps	S
ETH_RX_DP1 ETH_RX_DN1	I		S
ETH_TX_DP2 ETH_TX_DN2	O	CPU 以太网接口，最高支持速率 25Gbps	S
ETH_RX_DP2 ETH_RX_DN2	I		S
ETH_TX_DP3 ETH_TX_DN3	O	CPU 以太网接口，最高支持速率 25Gbps	S
ETH_RX_DP3 ETH_RX_DN3	I		S
ETH_TX_DP4 ETH_TX_DN4	O	CPU 以太网接口，最高支持速率 25Gbps	S
ETH_RX_DP4 ETH_RX_DN4	I		S
ETH_TX_DP5 ETH_TX_DN5	O	CPU 以太网接口，最高支持速率 25Gbps	S
ETH_RX_DP5 ETH_RX_DN5	I		S
ETH_TX_DP6 ETH_TX_DN6	O	CPU 以太网接口，最高支持速率 25Gbps	S
ETH_RX_DP6 ETH_RX_DN6	I		S
ETH_TX_DP7 ETH_TX_DN7	O	CPU 以太网接口，最高支持速率 25Gbps	S
ETH_RX_DP7 ETH_RX_DN7	I		S

Table 11 Ethernet 信号

3.2.5 同步 Ethernet 时钟

OCM 共定义了一组同步以太网时钟输入时钟，预留用作可能的同步以太网应用，OCM 默认使用模组内部的本地时钟作为以太网时钟。

信号定义如下表：

信号名称	I/O	功能描述	L/S (长/短连接器)
NAC_CLKIN_REF_P NAC_CLKIN_REF_N	I	CPU 以太网接口时钟输入。CPU 默认使用 OCM 卡上的本地参考时钟。	L

Table 12 同步 Ethernet 时钟信号

3.2.6 Ethernet 管控信号

以太网管控信号定义如下：

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
ETH_I2C_CLK	I/O OD@I2C I/O@GPIO	当系统采用 CPU 的以太网口直出光口(PHYLess), 该信号连接到光口的 I2C, 用于光模块的访问。通常该信号在 CPU 上和 GPIO 复用, 当不作为 I2C 功能的时候在 base board 上可以连接到 CPLD 作为普通 GPIO 使用。无此信号的 CPU, 在 OCM 上可以悬空。	CPU	光模块/CPLD	OCM 上 PU 2.2K	3.3V	suspend	L
ETH_I2C_DATA	I/O OD@I2C I/O@GPIO		CPU	光模块/CPLD	OCM 上 PU 2.2K	3.3V	suspend	L
ETH_MDC	O@MIIM I/O@GPIO	当系统采用外部 PHY 接 CPU 以太网口, 该信号用来作为外部 PHY 芯片的控制。通常该信号在 CPU 上和 GPIO 复用, 如不需要使用 MDC/MDIO 功能则在 base board 上可以连接到 CPLD 作为普通 GPIO 使用。无此信号的 CPU, 在 OCM 上可以悬空。	CPU	PHY/CPLD	OCM 上 PU 4.7K	3.3V	suspend	S
ETH_MDIO	I/O		CPU	PHY/CPLD	OCM 上 PU 4.7K	3.3V	suspend	S
ETH_LED_CLK	O@I2C I/O@GPIO	当系统采用 CPU 的以太网口直出光口(PHYLess), 该信号用来作为光模块的 LED 指示信号, 连接到 baseboard 的 CPLD 做译码。通常该信号在 CPU 上和 GPIO 复用, 当不需要使用 LED 功能则可以连接到 CPLD 作为普通 GPIO 使用。无此信号的 CPU, 在 OCM 上可以悬空。	CPU	CPLD	CPU 侧加 33ohm 串阻	3.3V	suspend	L
ETH_LED_DATA	O@I2C I/O@GPIO		CPU	CPLD	CPU 侧加 33ohm 串阻	3.3V	suspend	L

Table 13 Ethernet 控制信号

3.2.7 LPC/eSPI/SPI

LPC 信号和 eSPI 信号、第二路 SPI 信号进行复用。

当 CPU 支持标准 LPC 接口的时候默认使用 LPC 来访问 baseboard 上的 CPLD 和 BMC。

当 CPU 不支持 LPC 接口，但支持 eSPI 接口时，建议使用 eSPI 来访问 Baseboard CPLD 和 BMC，如下图所示，左侧对应 CPU 的 eSPI 接口支持双片选信号应用，右侧对应 CPU 接口仅支持单片选应用场景。说明，使用 ESPI 接口设计需要系统（硬件\固件\软件等）实现在 Slave 器件异常后的容错处理，实现故障隔离和恢复。




Figure 10 eSPI 场景说明

当 CPU 既不支持标准 LPC，也不支持 eSPI，或者 eSPI 不支持两个及以上从设备时，则可使用第二路 SPI 即 SPI2 来访问 baseboard CPLD。此时不需要通过 SPI 访问 BMC。

BIOS SPI、TPM SPI 和模拟 SPI 信号详见 3.2.13 章节。

LPC/eSPI 信号定义如下表：

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
LPC_CLKRUN_N (ESPI_CS0_LPC_CLKRUN_N) (SPI2_CS)	O-OD	LPC 时钟运行指示 (低电平有效)	CPU	CPLD	Baseboard PU 4.7K	3.3V 1.8V@eSPI	suspend	S
LPC_CLKOUT0 (ESPI_CLK_LPC_CLKOUT0)	O	LPC 时钟, 33MHz, 提供给 baseboard 上的 LPC slave 设备	CPU	BMC	OCM 卡上根据 CPU 要求进行源端端接	3.3V 1.8V@eSPI	suspend	S
LPC_CLKOUT1 (ESPI_CS1_LPC_CLKOUT1) (SPI2_SCLK)	O		CPU	CPLD	OCM 卡上根据 CPU 要求进行源端端接	3.3V 1.8V@eSPI	suspend	S
LPC_LAD0 (ESPI_IO0_LAD0) (SPI2_MOSI)	I/O		CPU	BMC&CPLD	OCM 卡 CPU 侧进行 33ohm 源端串行端接 Baseboard 的 device 侧按照 LPC 拓扑进行合适的终端端接	3.3V 1.8V@eSPI	suspend	S
LPC_LAD1 (ESPI_IO0_LAD1) (SPI2_MISO)	I/O	LPC 接口地址、数据复用信号	CPU	BMC&CPLD	OCM 卡 CPU 侧进行 33ohm 源端串行端接 Baseboard 的 device 侧按照 LPC 拓扑进行合适的终端端接	3.3V 1.8V@eSPI	suspend	S
LPC_LAD2 (ESPI_IO0_LAD2)	I/O		CPU	BMC&CPLD	OCM 卡 CPU 侧进行 33ohm 源端串行端接 Baseboard 的 device 侧按照 LPC 拓扑进行合适的终端端接	3.3V 1.8V@eSPI	suspend	S
LPC_LAD3 (ESPI_IO0_LAD3)	I/O		CPU	BMC&CPLD	OCM 卡 CPU 侧进行 33ohm 源端串行端接 Baseboard 的 device 侧按照 LPC 拓扑进行合适的终端端接	3.3V 1.8V@eSPI	suspend	S
LPC_SERIRQ (ESPI_ALERT1_N_SERIRQ)	I	LPC 串行中断输入	CPU	BMC&CPLD	OCM 卡 PU 4.7K Baseboard device 串行端接	3.3V 1.8V@eSPI	suspend	S
LPC_LFRAME_N (ESPI_RST_N_LFRAME_N)	O	LPC 帧同步信号 (低电平有效)	CPU	BMC&CPLD	OCM 卡 CPU 侧进行 33ohm 源端串行端接 Baseboard 的 device 侧按照 LPC 拓扑进行合适的终端端接	3.3V 1.8V@eSPI	suspend	S
ESPI_ALERT0_N	I	ESPI 预留信号, LPC 模式时不使用	CPU	BMC/CPLD	OCM PU 4.7K	3.3V 1.8V@eSPI	suspend	S

Table 14 LPC/eSPI/SPI 信号

3.2.8 CPU sideband 信号

CPU sideband 信号定义如下：

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
PECI_CPU	I/O	CPU Complex 的 Peci 接口, BMC 通过 Peci 监测 CPU	CPU	BMC	Baseboard BMC 侧进行 33ohm 源端端接	PECI_VDDIO		S
PECI_VDDIO	O	根据 CPU 的 Peci 接口电压提供电源输出给 BMC 的 Peci 接口供电。	VR	BMC	根据 CPU 的 Peci 电压要求进行供电	PECI_VDDIO		S
SML0_CLK_ME	IO OD	CPU SMLINK0 通道, BMC 通过 SMLINK0 访问 ME。连接到 BMC 的其中一路 I2C 或 I2C 扩展接口。	CPU	BMC	Baseboard 上 PU 2.2K, OCM PU 2.2K(预留不安装)	3.3V	suspend	S
SML0_DATA_ME	IO OD		CPU	BMC	Baseboard 上 PU 2.2K, OCM PU 2.2K(预留不安装)	3.3V	suspend	S
SML0_ALRT_ME_N	I	SML0 的 ALERT 信号。连接到 Baseboard CPLD	CPU	CPLD	OCM PU 4.7K	3.3V	suspend	S
SML1_CLK_ME	IO OD	CPU SMLINK1 通道。连接到 BMC 的其中一路 I2C 或 I2C 扩展接口。	CPU	BMC	Baseboard 上 PU 2.2K, OCM PU 2.2K(预留不安装)	3.3V	suspend	S
SML1_DATA_ME	IO OD		CPU	BMC	Baseboard 上 PU 2.2K, OCM PU 2.2K(预留不安装)	3.3V	suspend	S
SML1_ALRT_ME_N	I	SML1 的 ALERT 信号。连接到 Baseboard CPLD	CPU	CPLD	OCM PU 4.7K	3.3V	suspend	S
SMB_CLK_PECI	IO OD	PECI over SMBus 通道, 接 BMC 的其中一路 I2C 或者 I2C 扩展接口	CPU	BMC	Baseboard 上 PU 2.2K, OCM PU 2.2K(预留不安装)	3.3V	suspend	S
SMB_DATA_PECI	IO OD	APML 接口复用	CPU	BMC	Baseboard 上 PU 2.2K, OCM PU 2.2K(预留不安装)	3.3V	suspend	S
SMB_ALRT_N_PECI	I	PECI SMB 的 ALERT 信号。接到 Baseboard CPLD	CPU	CPLD	OCM PU 4.7K	3.3V	suspend	S
ERROR0_N	O-OD	3.3V 的 ERROR0_N, 同时接到 Baseboard CPLD 和 BMC 的 GPIO	CPU	BMC&CPLD	Baseboard PU 4.7K	3.3V	suspend	S
ERROR1_N	O-OD	3.3V 的 ERROR1_N, 同时接到 Baseboard CPLD 和 BMC 的 GPIO	CPU	BMC&CPLD	Baseboard PU 4.7K	3.3V	suspend	S
ERROR2_N	O-OD	3.3V 的 ERROR2_N, 同时接到 Baseboard CPLD 和 BMC 的 GPIO	CPU	BMC&CPLD	Baseboard PU 4.7K	3.3V	suspend	S
CATERR_N	O-OD	3.3V 的 CATERR_N, 同时接到 Baseboard CPLD 和 BMC 的 GPIO APML 接口的 ALERT_L 复用	CPU	BMC&CPLD	Baseboard PU 4.7K	3.3V	suspend	S
MSMI_N/SMI_N	O-OD	3.3V 的 MSMI_N/SMI_N, 同时接到 Baseboard CPLD 和 BMC 的 GPIO	CPU	BMC&CPLD	Baseboard PU 4.7K	3.3V	suspend	S
NMI_N	O-OD	3.3V 的 NMI_N, 同时接到 Baseboard CPLD 和 BMC 的 GPIO	CPU	BMC&CPLD	Baseboard PU 4.7K	3.3V	suspend	S
THERMTRIP_N	O-OD	3.3V THERMTRIP_N 信号, 指示 CPU 过温, 接到 CPLD 和 BMC	CPU	BMC&CPLD	Baseboard PU 4.7K	3.3V	suspend	S
BMC_CPU_NMI_IN	I	BMC 输出触发 CPU NMI 中断信号	CPU	BMC&CPLD	OCM PU 4.7K	3.3V	suspend	S

Table 15 Sideband 信号

Error 信号结合 baseboard 的处理逻辑如下图：




Figure 11 Error 信号处理逻辑

3.2.8 I2C

OCM 定义了两组 I2C master 信号和两组 I2C slave 信号。其中一组 I2C master 信号与 UART2 信号复用。

信号定义如下：

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
SMB_CLK_HOST	IO OD	CPU SMBus 接口用于访问 Baseboard 上的 TLV EEPROM	CPU	TLV EEPROM	OCM 上 PU 2.2K, Baseboard PU 2.2K(预留不安装)	3.3V	suspend	S
SMB_DATA_HOST	IO OD		CPU	TLV EEPROM	OCM 上 PU 2.2K, Baseboard PU 2.2K(预留不安装)	3.3V	suspend	S
SMB_ALRT_HOST_N	I	SMBus 中断，接到 baseboard CPLD	CPU	CPLD	Baseboard PU 4.7K	3.3V	suspend	S
MNG_CLK0	IO OD	I2C 管理通道 0，同时接到 OCM 上 CPLD 的 I2C 访问接口和 I2C 升级接	CPLD	BMC	Baseboard 上 PU 2.2K, OCM PU 2.2K(预留不安装)	3.3V	suspend	S

MNG_DATA0	IO OD	口, Baseboard 上接到 BMC 的 I2C 或者 I2C 扩展接口	CPLD	BMC	Baseboard 上 PU 2.2K, OCM PU 2.2K(预留不安装)	3.3V	suspend	S
MNG_CLK1	IO OD	I2C 管理通道 1, 底板 BMC 用于管理 OCM 上的各类 sensor, 接到 BMC 的 I2C 或者 I2C 扩展接口	CPLD	BMC	Baseboard 上 PU 2.2K, OCM PU 2.2K(预留不安装)	3.3V	suspend	S
MNG_DATA1	IO OD		CPLD	BMC	Baseboard 上 PU 2.2K, OCM PU 2.2K(预留不安装)	3.3V	suspend	S
I2C_RST_N	I	Baseboard 用来复位 OCM 卡上的 I2C device: CPLD-I2C, 9548	CPLD&9548	CPLD	OCM PU 4.7K	3.3V	suspend	S

Table 16 I2C 信号

OCM 结合 baseboard 的 I2C 拓扑如下所示:




Figure 12 I2C 信号处理逻辑

3.2.10 UART

OCM 定义了 3 组 UART, 其中一组 UART 与 I2C master 复用。

信号定义如下:

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
UART0_TXD	O	UART0 通道	CPU	CPLD	OCM 33ohm 源端串行端接	3.3V	suspend	S
UART0_RXD	I		CPU	CPLD	CPLD 33ohm 源端串行端接	3.3V	suspend	S
UART1_TXD	O	UART1 通道	CPU	CPLD	OCM 33ohm 源端串行端接	3.3V	suspend	S
UART1_RXD	I		CPU	CPLD	CPLD 33ohm 源端串行端接	3.3V	suspend	S
GPIO_UART2_TXD_I2C_SDA	O	GPIO 引脚, 可以用作 CPU 的第二个 I2C master(可用)	CPU	I2C device/CPLD	OCM 33ohm 源端串行端接, OCM PU 2.2K	3.3V	suspend	L

GPIO_UART2_RXD_I2C_SCL	I	GPIO 模拟), 或者用作 UART2.	CPU	I2C device/CPLD	CPLD 33ohm 源端串行端接, OCM PU 2.2K	3.3V	suspend	L
------------------------	---	-----------------------	-----	-----------------	--------------------------------	------	---------	---

Table 17 UART 信号

3.2.11 JTAG

OCM 定义了 3 组 JTAG 信号, 其中一组为 CPU 通过 GPIO 模拟的 JTAG 信号用于升级 baseboard 及系统中的 CPLD, 另外一组被 baseboard 用于升级 OCM 上的 CPLD, 最后一组 CPU 自身 JTAG 调试接口。

信号定义如下:

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
JTAG_TDO	I	CPU 通过 GPIO 来模拟 JTAG 接口, 用来作为 CPU 升级系统 CPLD 的接口。接到系统的 CPLD JTAG 升级链中	CPU	CPLD JTAG Train	Baseboard 上 33ohm 源端串阻端接, OCM 上 PU 10K	3.3V	suspend	S
JTAG_TDI	O		CPU	CPLD JTAG Train	OCM 上 33ohm 串行源端串阻端接, Baseboard 上 PU 10K	3.3V	suspend	S
JTAG_TCK	O		CPU	CPLD JTAG Train	OCM 上 33ohm 串行源端串阻端接, Baseboard 上 PD 1K	3.3V	suspend	S
JTAG_TMS	O		CPU	CPLD JTAG Train	OCM 上 33ohm 串行源端串阻端接, Baseboard 上 PU 10K	3.3V	suspend	S
JTAG_SEL	O	系统 CPLD 升级 JTAG 链的选择控制, Active high, 用于切换 JTAG 链到由 CPU 控制升级。该信号在 OCM 卡上由 CPU GPIO 控制。	CPU	CPLD JTAG Train	OCM 上 33ohm 串行源端串阻端接, Baseboard 上 PU 10K	3.3V	suspend	S
Online_CPLD_TDO	O	OCM 上 CPLD 的 JTAG 升级通道, 接到系统的 CPLD JTAG 升级链中	CPLD	CPLD JTAG Train	OCM 上 33ohm 串行源端串阻端接, Baseboard 上 PU 10K	3.3V	suspend	S
Online_CPLD_TDI	I		CPLD	CPLD JTAG Train	Baseboard 上 33ohm 源端串阻端接, OCM 上 PU 10K	3.3V	suspend	S
Online_CPLD_TMS	I		CPLD	CPLD JTAG Train	Baseboard 上 33ohm 源端串阻端接, OCM 上 PU 10K	3.3V	suspend	S
Online_CPLD_TCK	I		CPLD	CPLD JTAG Train	Baseboard 上 33ohm 源端串阻端接, OCM 上 PD 1K	3.3V	suspend	S

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
ASD_TDI	I	BMC 通过 JTAG 接口, 诊断调试 CPU 系统的接口。接到 CPU 的 JTAG:	CPU	BMC JTAG master	Baseboard 上 33ohm 源端串阻端接, OCM 上 PU 10K	3.3V	suspend	L
ASD_TCK	I		CPU	BMC JTAG master	Baseboard 上 33ohm 串行源端串阻端接, OCM 上 PU 1K	3.3V	suspend	L

ASD_TMS	I	ASD_TDI : JTAG 数据输入	CPU	BMC JTAG master	Baseboard 上 33ohm 串 行源端串阻端接, OCM 上 PD 10K	3.3V	suspend	L
ASD_TDO	O	ASD_TCK: JTAG 时钟 ASD_TMS: JTAG 模式选择	CPU	BMC JTAG master	OCM 上 33ohm 串行源端 串阻端接, Baseboard 上 PU 10K	3.3V	suspend	L
ASD_TRST_N	I	ASD_TDI: JTAG 数据输出	CPU	BMC JTAG master	Baseboard 上 33ohm 串 行源端串阻端接, OCM 上 PU 10K	3.3V	suspend	L
ASD_DBREQ_N	I	ASD_TRST: JTAG 复位 ASD_DBREQ_N : JTAG 调试 请求信号输入	CPU	BMC JTAG master	Baseboard 上 33ohm 串 行源端串阻端接, OCM 上 PU 10K		suspend	L

Table 18 JTAG 信号




Figure 13 JTAG 信号示意图

3.2.12 复位、电源控制、中断

信号定义如下:

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
PWRBTN_N	I	用来对 OCM 上 CPU 进行开机的控制信号, 连接到 OCM 上的 CPLD	CPLD	CPLD	OCM 上 PU 4.7K	3.3V	suspend	S
RST_BTN_N	I	用来对 OCM 上 CPU 进行复位控制信号, 连接到 OCM 上的 CPLD	CPLD	CPLD	OCM 上 PU 4.7K	3.3V	suspend	S
PLTRST_N	O	OCM CPU 对于外设复位的信号, 同时连接到 OCM CPLD 和 Baseboard CPLD	CPU&CPLD	CPLD	Baseboard 上 PU 4.7K	3.3V	suspend	S

SLP_S3_N	O	OCM CPU 的 S3 状态指示, 同时连接到 OCM CPLD 和 Baseboard CPLD	CPU&CPLD	CPLD	Baseboard 上 PU 4.7K	3.3V	suspend	S
SLP_S45_N	O	OCM CPU 的 S45 状态指示, 同时连接到 OCM CPLD 和 Baseboard CPLD	CPU&CPLD	CPLD	Baseboard 上 PU 4.7K	3.3V	suspend	S
SUS_STAT_N	O	OCM CPU 的 SUS_STAT_N 状态指示, 同时连接到 OCM CPLD 和 Baseboard CPLD	CPU&CPLD	CPLD	Baseboard 上 PU 4.7K	3.3V	suspend	S
WAKE_N	I	PCIE 外设 WAKE 信号, 用于唤醒 CPU	CPLD	CPLD	OCM 上 PU 4.7K	3.3V	suspend	S
USB_OC_N	I-OD	USB 外设过流保护指示信号, 连接到 CPU 的 USB_OC_N 或者 OCM CPLD	CPU/CPLD	USB Current Limit	OCM 上 PU 4.7K	3.3V	suspend	S
CPU_PGOOD	O-OD	OCM 上全部电源 OK 后的指示信号, 可以由 OCM 上 CPLD 监测所有电源的 power ok 之后产生, 也可以由专用芯片监测所有电源的 power ok 之后产生。	CPLD/电源管理芯片	CPLD	Baseboard 上 PU 4.7K	3.3V	suspend	S
CPU_PWR_EN0	I	Baseboard 用于控制 OCM 卡上 CPU 启动, TBD	CPLD	CPLD	OCM 上 PU 4.7K	3.3V	suspend	S
CPU_PWR_EN1	I		CPLD	CPLD	OCM 上 PU 4.7K	3.3V	suspend	S
CPU_INT_OUT	O	CPU 扣卡通用中断输出	CPLD	CPLD	Baseboard 上 PU 4.7K	3.3V	suspend	S
CPU_INT_IN	I	CPU 扣卡通用中断输入	CPLD	CPLD	OCM 上 PU 4.7K	3.3V	suspend	S
SYS_THERMTRIP_N	I	系统过温告警, 送 OCM 卡的 CPLD	CPLD	CPLD	OCM 上 PU 4.7K	3.3V	suspend	S

Table 19 复位、中断和电源控制信号

OCM 的复位和电源控制接口基于 Xeon-D 的方式进行定义, 其他类型的 CPU 实现可以利用 OCM 上的 CPLD 将 OCM 的标准电源控制接口逻辑翻译成特定 CPU 的电源控制逻辑。

基于 Xeon-D CPU 的信号处理逻辑如下:




Figure 13 Xeon-D 电源控制、复位处理逻辑

3.2.13 BIOS SPI、TPM SPI、模拟 SPI


OCM 定义了一组 SPI 接口用于 BIOS flash 和 TPM。信号定义如下:

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
SPI_CS0_N	O	SPI 片选信号, 接主从 BIOS	CPU	BIOS Flash0 和 Flash1	Baseboard 上 PU 4.7K, OCM 上 33ohm 源端串阻端接	3.3V	suspend	S
SPI_CS1_N	O	SPI 片选信号 (预留)	CPU	NA	Baseboard 上 PU 4.7K, OCM 上 33ohm 源端串阻端接	3.3V	suspend	S
SPI_TPM_CS_N	O	SPI 片选信号, 接 TPM	CPU	TPM	Baseboard 上 PU 4.7K, OCM 上 33ohm 源端串阻端接	3.3V	suspend	S
SPI_MOSI_IO[0]	I/O	SPI 数据信号	CPU	SPI device	Baseboard 上 PU 4.7K, OCM 上 33ohm 源端串阻端接	3.3V	suspend	S
SPI_MISO_IO[1]	I/O		CPU	SPI device	OCM 上 PU 4.7K, Baseboard 上 33ohm 源端串阻端接	3.3V	suspend	S
SPI_IO[2]	I/O		CPU	SPI device	OCM 上 PU 4.7K, Baseboard 上 33ohm 源端串阻端接	3.3V	suspend	S
SPI_IO[3]	I/O		CPU	SPI device	OCM 上 PU 4.7K, Baseboard 上 33ohm 源端串阻端接	3.3V	suspend	S
SPI_CLK	O	SPI 时钟信号	CPU	SPI device	Baseboard 上 PU 4.7K, OCM 上 33ohm 源端串阻端接	3.3V	suspend	S
TPM_PP	I	TPM 在位信号	CPLD	TPM 在位控制电路	OCM 上 PD 10K	3.3V	suspend	L

CPLD_SPI_CLK	O	OCM CPLD 输出的 SPI 时钟信号，可透传 CPU 输出的 SPI_CLK；可用于级联访问 CPLD 寄存器和其他 SPI 器件，访问速率需计算各级延时	CPU	CPLD	Baseboard 上 PU 4.7K, OCM 上 33ohm 源端串阻端接	3.3V	suspend	L
CPLD_SPI_CS	O	OCM CPLD 输出的 SPI 片选，可透传 CPU 输出的 SPI_CS；可用于级联访问 CPLD 寄存器和其他 SPI 器件，访问速率需计算各级延时	CPU	CPLD	Baseboard 上 PU 4.7K, OCM 上 33ohm 源端串阻端接	3.3V	suspend	L
CPLD_SPI_MOSI	O	OCM CPLD 输出的 SPI 数据，可透传 CPU 输出的 SPI_MOSI；可用于级联访问 CPLD 寄存器和其他 SPI 器件，访问速率需计算各级延时	CPU	CPLD	Baseboard 上 PU 4.7K, OCM 上 33ohm 源端串阻端接	3.3V	suspend	L
CPLD_SPI_MISO	I	输入到 OCM CPLD 的 SPI 数据，可透传 SPI_MISO 输入到 CPU；可用于级联访问 CPLD 寄存器和其他 SPI 器件，访问速率需计算各级延时	CPU	CPLD	OCM 上 PU 4.7K, Baseboard 上 33ohm 源端串阻端接	3.3V	suspend	L

Table 20 BIOS SPI 和 TPM SPI 信号

系统 SPI/模拟 SPI 逻辑如下图：






Figure 145 系统 SPI/模拟 SPI 逻辑

3.2.14 OCM ID

OCM 定义了 4bit ID 信号用于硬件区分 OCM 模组类型，信号定义如下：

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
CPU_CARD_ID0	O	OCM 卡类型，OCM 卡预留 4.7K PU 和 1K PD，根据 OCM 卡的类型选择上下拉电阻安装组合。Baseboard 通过 ID 组合识别 OCM 卡类型。	PU/PD resistor	CPLD	OCM 卡预留 4.7K PU 和 1K PD，根据卡类型选择安装的电阻。	3.3V	suspend	S
CPU_CARD_ID1	O		PU/PD resistor	CPLD	OCM 卡预留 4.7K PU 和 1K PD，根据卡类型选择安装的电阻。	3.3V	suspend	S
CPU_CARD_ID2	O		PU/PD resistor	CPLD	OCM 卡预留 4.7K PU 和 1K PD，根据卡类型选择安装的电阻。	3.3V	suspend	S
CPU_CARD_ID3	O		PU/PD resistor	CPLD	OCM 卡预留 4.7K PU 和 1K PD，根据卡类型选择安装的电阻。	3.3V	suspend	L

Table 21 ID 信号

3.2.15 OCM Present

OCM 定义了 present 信号用于检测 OCM 与 baseboard 的连接性，信号定义如下：

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
CPU_CARD_CIN	I	OCM 卡在位信号，在 OCM 卡上该信号直接通过走线连接到 CPU_CARD_CIN_S。Baseboard 上直接连到 GND。该 PIN 在连接器上使用了相邻的两个 GND PIN: 3B &	CPU_CARD_CIN_S	GND	/	3.3V	suspend	S

	4B。在 OCM 卡上和 Baseboard 上将 PIN 4B 悬空处理，如下图所示。						
CPU_CARD_CIN_S	OCM 卡在位信号，输出到 Baseboard CPLD 作为 OCM 卡安装到位指示信号。Active low, 表示安装到位。Baseboard 上 4.7K PU 到 3.3V。位于短连接器。	CPU_CARD_CIN	CPLD	Baseboard 上 PU 4.7K	3.3V	suspend	S
CPU_CARD_CIN_L	OCM 卡在位信号，输出到 Baseboard CPLD 作为 OCM 卡安装到位指示信号。Active low, 表示安装到位。Baseboard 上 4.7K PU 到 3.3V。位于长连接器。	CPU_CARD_CIN	CPLD	Baseboard 上 PU 4.7K	3.3V	suspend	L

Table 22 Present 信号

Present 信号在系统中的处理逻辑如下图：




Figure 15 Present 信号处理逻辑

3.2.16 Reserve 信号

OCM 预留了 3 个信号用于连接 OCM 上的 CPU 和 baseboard 上的 CPLD，预留了 4 个信号用于连接 OCM 上的 CPLD 和 baseboard 上的 CPLD。

信号定义如下：

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
CPU_RSV_GPIO_0	I/O	CPU 直出 GPIO，预留	CPU	CPLD	OCM 上 PD 1K	3.3V	suspend	S
CPU_RSV_GPIO_1	I/O		CPU	CPLD	OCM 上 PD 1K	3.3V	suspend	S
CPU_RSV_GPIO_2	I/O		CPU	CPLD	OCM 上 PD 1K	3.3V	suspend	S
CPLD_RSV_GPIO0	I/O	CPLD 直出 GPIO，预留	CPLD	CPLD	OCM 上 PD 1K	3.3V	suspend	S
CPLD_RSV_GPIO1	I/O		CPLD	CPLD	OCM 上 PD 1K	3.3V	suspend	S
CPLD_RSV_GPIO2	I/O		CPLD	CPLD	OCM 上 PD 1K	3.3V	suspend	L
CPLD_RSV_GPIO3	I/O		CPLD	CPLD	OCM 上 PD 1K	3.3V	suspend	L
CPLD_RSV_GPIO4	I/O		CPLD	CPLD	OCM 上 PD 1K	3.3V	suspend	S

Table 23 Reserve GPIO 信号

3.2.17 RTC

RTC 信号定义如下：

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
VCCRTC_3P3	PWR	RTC 3.3V 供电	CPU	RTC Battery	/	3.3V	RTC	S
RTCST_N	I	Baseboard 用于 clear OCM CPU CMOS 信息。直接连到 CPU 的 RTCST_N。	CPU	CPLD	OCM PU 4.7K	3.3V	suspend	S

Table 24 RTC 信号

3.2.18 12V Power

12V 电源定义如下：

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
VCC_12V	PWR	CPU 扣卡 12V 供电	VR	Efuse	/	12V	12V OCM	S & L

Table 25 12V 电源

OCM 卡总共为 12V 电源预留 22 个 PIN，按照 Mirror Mezz 的通流规格：1A/pin @1.5oz Copper after derating。总的通流能力为 22A，其中短版本连接器通流能力 14A，长版本连接器再增加额外 8A 通流能力。通流能力如下表：

连接器	通流(A)	额定功率(W)
短版本	14	168
长版本	22	264

Table 26 通流能力

Baseboard 到 OCM 的 12V 供电拓扑如下图：




Figure 16 Baseboard 到 OCM 的 12V 供电拓扑

3.2.19 时钟控制

时钟控制信号定义如下：

信号名称	I/O	功能描述	OCM 器件	Baseboard 器件	端接	电平	Power Rail	L/S
NAC_REF_CLKIN_EN	O	用来控制 Baseboard 上 NAC_CLKIN_REF_P/N 的输出使能。控制同步时钟和 CPU 上电的相对关系。	CPLD	Clock	Baseboard 上 PD 1K	3.3V	suspend	L

Table 27 时钟控制信号

3.3 CPU SerDes Mapping

3.3.1 PCIe、SATA 和 USB3.0

典型 CPU 和 OCM 标准的 PCIe、SATA 及 USB3.0 端口映射方案如下图所示：

OCM定义		SerDes																																			
		IceLake-D LCC		Capability				Hewlett Lake				Capability				飞腾D2000				Capability				GRR				Capability									
Bus	Lane/Port	SoC Block	CPU Complex PCIe GEN4	USB3.0	SATA	PCIe		SoC Block	Lane Number	USB3.0	SATA	PCIe	PCIe	PCIe	SoC Block	Lane Number	USB3.0	SATA	PCIe	PCIe	PCIe	SoC Block	Lane Number	USB3.0	SATA	PCIe	PCIe	SoC Block	Lane Number	USB3.0	SATA	PCIe	PCIe				
PCIe, CPU	lane0	CPU Complex PCIe GEN4	lane0					CPU Complex PCIe PE1	lane0						PEU0_X16	lane0							CPU Complex PCIe GEN4	lane0						lane0							
	lane1		lane1			x4			lane1								lane1									lane1							lane1				
	lane2		lane2						lane2										lane2								lane2						lane2				
	lane3		lane3						lane3										lane3								lane3						lane3				
	lane4		lane4						lane4										lane4								lane4						lane4				
	lane5		lane5						lane5										lane5								lane5						lane5				
	lane6		lane6						lane6										lane6								lane6						lane6				
	lane7		lane7						lane7										lane7								lane7						lane7				
	lane8		lane8						lane8										lane8								lane8						lane8				
	lane9		lane9						lane9										lane9								lane9						lane9				
	lane10		lane10						lane10										lane10								lane10						lane10				
	lane11		lane11						lane11										lane11								lane11						lane11				
	lane12		lane12						lane12										lane12								lane12						lane12				
	lane13		lane13						lane13										lane13								lane13						lane13				
	lane14		lane14						lane14										lane14								lane14						lane14				
	lane15		lane15						lane15										lane15								lane15						lane15				
PCIe	lane0	HSIO	lane0	x1	x1	x2		CPU Complex PCIe PE2	lane0						PEU1_X8	lane0							HSIO	lane4						lane4		x1	x2				
	lane1		lane1	x1					lane1								lane1									lane5						lane5					
	lane2		lane2	x1	x1	x2			lane2								lane2									lane6						lane6		x1	x2		
	lane3		lane3	x1				PCH Complex PCIe	lane3							PEU0_X1	lane3																				
	lane4		lane4	x1	x1	x2			lane4								lane4																				
	lane5		lane5	x1					lane5								lane5																				
	lane6		lane6	x1	x1	x2		lane6								lane6																					
	lane7		lane7	x1				lane7								lane7																					
	lane8		lane8	x1	x1	x2		CPU Complex PCIe PE2	lane8							PEU1_X1	lane8														lane0		x1	x2			
	lane9		lane9	x1					lane9									lane9																			
	lane10		lane10	x1	x1	x2			lane10									lane0														lane1		x1	x2		
	lane11		lane11	x1				PCH Complex PCIe	lane11							ZX-200	lane0														lane2		x1	x2			
	lane12		lane12	x1	x1	x2			lane12									lane1														lane3					
	lane13		lane13	x1					lane13									lane2														lane12		x1			
	lane14		lane14	x1	x1	x2		PCH SATA Port	lane14								lane3														lane13		x1				
	lane15		lane15	x1					lane15								lane2														lane14		x1				
	lane16		lane16	x1	x1	x2			lane16								lane3														lane15		x1				
	lane17		lane17	x1					lane17								lane4																				
	lane18		lane18	x1	x1	x2			lane18																												
lane19	lane19	x1				lane19																															
SATA	port0		lane20	x1	x1	x1		PCH USB3.0 Port	Port0			x1			ZX-200	Port0			x1										lane10		x1	x1					
	port1		lane21	x1					Port1			x1					Port1			x1									lane11		x1						
	port0		lane22	x1	x1	x1			Port1		x1						Port1												lane8		x1						
USB3.0		lane23	x1	x1				Port2		x1					ZX-200	Port2		x1										lane9		x1							
		port1																																			

S3IP-OCM V2.0 规范

	9	10	11	12	13	14	15	16
A	GND	GND	Online_CPLD_TMS	Online_CPLD_TCK	GND	GND	USB2_DP1	USB2_DN1
B	Online_CPLD_TDI	Online_CPLD_TDO	GND	GND	USB2_DP0	USB2_DN0	GND	GND
C	GND	GND	HSIO_PCH_RX_DP20	HSIO_PCH_RX_DN20	GND	GND	HSIO_PCH_RX_DP18	HSIO_PCH_RX_DN18
D	HSIO_PCH_RX_DP21	HSIO_PCH_RX_DN21	GND	GND	HSIO_PCH_RX_DP19	HSIO_PCH_RX_DP19	GND	GND
E	GND	GND	ETH_RX_DP3	ETH_RX_DN3	GND	GND	ETH_RX_DP5	ETH_RX_DN5
F	ETH_RX_DP2	ETH_RX_DN2	GND	GND	ETH_RX_DP4	ETH_RX_DN4	GND	GND
G	GND	GND	CPU_RSV_GPIO_2	CPLD_RSV_GPIO0	GND	GND	THERMTRIP_N	SYS_THERMTRIP_N
H	HSIO_PCH_TX_DP21	HSIO_PCH_TX_DN21	GND	GND	HSIO_PCH_TX_DP19	HSIO_PCH_TX_DN19	GND	GND
J	GND	GND	HSIO_PCH_TX_DP20	HSIO_PCH_TX_DN20	GND	GND	HSIO_PCH_TX_DP18	HSIO_PCH_TX_DN18
K	ETH_TX_DP2	ETH_TX_DN2	GND	GND	ETH_TX_DP4	ETH_TX_DN4	GND	GND
L	GND	GND	ETH_TX_DP3	ETH_TX_DN3	GND	GND	ETH_TX_DP5	ETH_TX_DN5

	17	18	19	20	21	22	23	24
A	GND	GND	PCIE_CLK_OUT_DP	PCIE_CLK_OUT_DN	GND	GND	JTAG_TMS	JTAG_TCK
B	PCIE_CLK_IN_DP	PCIE_CLK_IN_DN	GND	GND	JTAG_TDI	JTAG_TDO	GND	GND
C	GND	GND	HSIO_PCH_RX_DP16	HSIO_PCH_RX_DN16	GND	GND	HSIO_PCH_RX_DP14	HSIO_PCH_RX_DN14
D	HSIO_PCH_RX_DP17	HSIO_PCH_RX_DN17	GND	GND	HSIO_PCH_RX_DP15	HSIO_PCH_RX_DN15	GND	GND
E	GND	GND	ETH_RX_DP7	ETH_RX_DN7	GND	GND	PCIE_CPU_RX_DP1	PCIE_CPU_RX_DN1
F	ETH_RX_DP6	ETH_RX_DN6	GND	GND	PCIE_CPU_RX_DP0	PCIE_CPU_RX_DN0	GND	GND
G	GND	GND	MSM_N	NMI_N	GND	GND	ERROR1_N	ERROR2_N
H	HSIO_PCH_TX_DP17	HSIO_PCH_TX_DN17	GND	GND	HSIO_PCH_TX_DP15	HSIO_PCH_TX_DN15	GND	GND
J	GND	GND	HSIO_PCH_TX_DP16	HSIO_PCH_TX_DN16	GND	GND	HSIO_PCH_TX_DP14	HSIO_PCH_TX_DN14
K	ETH_TX_DP6	ETH_TX_DN6	GND	GND	PCIE_CPU_TX_DP0	PCIE_CPU_TX_DN0	GND	GND
L	GND	GND	ETH_TX_DP7	ETH_TX_DN7	GND	GND	PCIE_CPU_TX_DP1	PCIE_CPU_TX_DN1

	25	26	27	28	29	30	31	32
A	GND	GND	PLTRST_N	SUS_STAT_N	GND	GND	CPU_PWR_EN0	PWRBTN_N
B	CATERR_N	ERROR0_N	GND	GND	SLP_S3_N	SLP_S45_N	GND	GND
C	GND	GND	HSIO_PCH_RX_DP12	HSIO_PCH_RX_DN12	GND	GND	HSIO_PCH_RX_DP10	HSIO_PCH_RX_DN10
D	HSIO_PCH_RX_DP13	HSIO_PCH_RX_DN13	GND	GND	HSIO_PCH_RX_DP11	HSIO_PCH_RX_DN11	GND	GND
E	GND	GND	PCIE_CPU_RX_DP3	PCIE_CPU_RX_DN3	GND	GND	PCIE_CPU_RX_DP5	PCIE_CPU_RX_DN5
F	PCIE_CPU_RX_DP2	PCIE_CPU_RX_DN2	GND	GND	PCIE_CPU_RX_DP4	PCIE_CPU_RX_DN4	GND	GND
G	GND	GND	WAKE_N	RST_BTN_N	GND	GND	CPLD_RSV_GPIO1	I2C_RST_N
H	HSIO_PCH_TX_DP13	HSIO_PCH_TX_DN13	GND	GND	HSIO_PCH_TX_DP11	HSIO_PCH_TX_DN11	GND	GND
J	GND	GND	HSIO_PCH_TX_DP12	HSIO_PCH_TX_DN12	GND	GND	HSIO_PCH_TX_DP10	HSIO_PCH_TX_DN10
K	PCIE_CPU_TX_DP2	PCIE_CPU_TX_DN2	GND	GND	PCIE_CPU_TX_DP4	PCIE_CPU_TX_DN4	GND	GND
L	GND	GND	PCIE_CPU_TX_DP3	PCIE_CPU_TX_DN3	GND	GND	PCIE_CPU_TX_DP5	PCIE_CPU_TX_DN5

	33	34	35	36	37	38	39	40
A	GND	GND	UART0_RXD	UART0_TXD	GND	GND	LPC_CLKRUN_N	LPC_CLKOUT1
B	UART1_RXD	UART1_TXD	GND	GND	SPL_CS0_N	SPL_CS1_N	GND	GND
C	GND	GND	HSIO_PCH_RX_DP8	HSIO_PCH_RX_DN8	GND	GND	LPC_CLKOUT0	LPC_LFRAME_N
D	HSIO_PCH_RX_DP9	HSIO_PCH_RX_DN9	GND	GND	SPL_TPM_CS_N	SPL_CLK	GND	GND
E	GND	GND	PCIE_CPU_RX_DP7	PCIE_CPU_RX_DN7	GND	GND	LPC_LAD0	LPC_LAD1
F	PCIE_CPU_RX_DP6	PCIE_CPU_RX_DN6	GND	GND	SPL_MISO_IO[0]	SPL_MISO_IO[1]	GND	GND
G	GND	GND	MNG_CLK1	MNG_DATA1	GND	GND	LPC_LAD2	LPC_LAD3
H	HSIO_PCH_TX_DP9	HSIO_PCH_TX_DN9	GND	GND	SPL_IO[2]	SPL_IO[3]	GND	GND
J	GND	GND	HSIO_PCH_TX_DP8	HSIO_PCH_TX_DN8	GND	GND	ESPL_ALERT0_N	LPC_SERIRQ
K	PCIE_CPU_TX_DP6	PCIE_CPU_TX_DN6	GND	GND	SMB_CLK_HOST	SMB_DATA_HOST	GND	GND
L	GND	GND	PCIE_CPU_TX_DP7	PCIE_CPU_TX_DN7	GND	GND	MNG_CLK0	MNG_DATA0

	41	42	43	44
A	GND	GND	Floating	Floating
B	CPU_PGOOD	CPU_PWR_EN1	GND	GND
C	GND	GND	SMB_ALERT_N_PECI	CPU_CARD_CIN_S
D	SML0_CLK_ME	SML0_DATA_ME	GND	GND
E	GND	GND	ETH_MDC	ETH_MDIO
F	SML1_CLK_ME	SML1_DATA_ME	GND	GND
G	GND	GND	SMB_CLK_PECI	SMB_DATA_PECI
H	SML0_ALERT_ME_N	SML1_ALERT_ME_N	GND	GND
J	GND	GND	JTAG_SEL	SMB_ALERT_HOST_N
K	CPU_INT_IN	CPU_INT_OUT	GND	GND
L	GND	GND	Floating	Floating

Table 30 信号在短连接器上的分配

	45	46	47	48	49	50	51	52
A	GND	GND	USB2_DP2	USB2_DN2	GND	GND	CPLD_SPI_CLK	CPLD_SPI_CS
B	USB2_DP2	USB2_DN2	GND	GND	GPIO_UART2_RXD_I2C_SCL	GPIO_UART2_TXD_I2C_SDA	GND	GND
C	GND	GND	PCIE_RX_DP6	PCIE_RX_DN6	GND	GND	PCIE_RX_DP4	PCIE_RX_DN4
D	PCIE_RX_DP7	PCIE_RX_DN7	GND	GND	PCIE_RX_DP5	PCIE_RX_DN5	GND	GND
E	GND	GND	PCIE_CPU_RX_DP9	PCIE_CPU_RX_DN9	GND	GND	PCIE_CPU_RX_DP11	PCIE_CPU_RX_DN11
F	PCIE_CPU_RX_DP8	PCIE_CPU_RX_DN8	GND	GND	PCIE_CPU_RX_DP10	PCIE_CPU_RX_DN10	GND	GND
G	GND	GND	ASD_TDI	ASD_TDO	GND	GND	ASD_TCK	ASD_TMS
H	PCIE_TX_DP7	PCIE_TX_DN7	GND	GND	PCIE_TX_DP5	PCIE_TX_DN5	GND	GND
J	GND	GND	PCIE_TX_DP6	PCIE_TX_DN6	GND	GND	PCIE_TX_DP4	PCIE_TX_DN4
K	PCIE_CPU_TX_DP8	PCIE_CPU_TX_DN8	GND	GND	PCIE_CPU_TX_DP10	PCIE_CPU_TX_DN10	GND	GND
L	GND	GND	PCIE_CPU_TX_DP9	PCIE_CPU_TX_DN9	GND	GND	PCIE_CPU_TX_DP11	PCIE_CPU_TX_DN11

	53	54	55	56	57	58	59	60
A	GND	GND	CPLD_SPI_MOSI	CPLD_SPI_MISO	GND	GND	NAC_CLKIN_REF_P	NAC_CLKIN_REF_N
B	Floating-CPU_RSV	Floating-CPU_RSV	GND	GND	Floating-可用	NAC_REF_CLKIN_EN	GND	GND
C	GND	GND	PCIE_RX_DP2	PCIE_RX_DN2	GND	GND	PCIE_RX_DP0	PCIE_RX_DN0
D	PCIE_RX_DP3	PCIE_RX_DN3	GND	GND	PCIE_RX_DP1	PCIE_RX_DN1	GND	GND
E	GND	GND	PCIE_CPU_RX_DP13	PCIE_CPU_RX_DN13	GND	GND	PCIE_CPU_TX_DP15	PCIE_CPU_RX_DN15
F	PCIE_CPU_RX_DP12	PCIE_CPU_RX_DN12	GND	GND	PCIE_CPU_RX_DP14	PCIE_CPU_RX_DN14	GND	GND
G	GND	GND	ASD_DBREQ_N	ASD_TRST_N	GND	GND	CPLD_RSV_GPIO2	ETH_LED_DATA
H	PCIE_TX_DP3	PCIE_TX_DN3	GND	GND	PCIE_TX_DP1	PCIE_TX_DN1	GND	GND
J	GND	GND	PCIE_TX_DP2	PCIE_TX_DN2	GND	GND	PCIE_TX_DP0	PCIE_TX_DN0
K	PCIE_CPU_TX_DP12	PCIE_CPU_TX_DN12	GND	GND	PCIE_CPU_TX_DP14	PCIE_CPU_TX_DN14	GND	GND
L	GND	GND	PCIE_CPU_TX_DP13	PCIE_CPU_TX_DN13	GND	GND	PCIE_CPU_TX_DP15	PCIE_CPU_TX_DN15

	61	62	63	64
A	GND	GND		
B	CPU_CARD_ID3	ETH_I2C_DATA		
C	GND	GND	VCC12	VCC12
D	ETH_I2C_CLK	GND	VCC12	VCC12
E	GND	GND	VCC12	VCC12
F	ETH_LED_CLK	GND	VCC12	VCC12
G	GND	GND	GND	GND
H	CPLD_RSV_GPIO3	CPLD_RSV_GPIO4	GND	GND
J	GND	GND	GND	GND
K	TPM_PP	CPU_CARD_CIN_S		
L	GND	GND		

Table 31 信号在长连接器上的分配

4. 系统设计需求

4.1 CPU 支持

OCM 标准对 CPU 架构和型号并不做限制，但主要的支持目标 CPU 为适用于交换机管控的主流低功耗 CPU SOC。

典型的如 Xeon-D 系列的 Broadwell-DE, Ice Lake-D LCC, 国产 CPU 如飞腾 CPU 和海光 CPU 等。未来会依据 CPU 的演进和需求增加新的 CPU 支持说明。

RAS 特性需求：

- 1) Base Error Detection, Correction and Reporting(覆盖 core、cache、Memory、PCIE)\ Advanced Error Detection and Correction (AEDC, optional);
- 2) L2/L3 SECDED protected , L2/L3 DECTED protected(optional)、 Corrupt Data Containment (Poisoning) 、 DCU Scrubbing (optional) 、 Processor BIST、 OOB Access to Error Logs、 Machine Check Recovery、 、 Failed core Isolation (optional) 、 Failed cache Isolation and Repaire optional) 、 smbus/I2C recovery (9 clk, optional) 、 PCIe Downstream Port Containment (DPC);
- 3) 内存常规：SDDC、 Data Scramble、 Demand and Patrol Scrub、 Failed DIMM Isolation and PPR 等

关键节点要求：支持 memory mirror (full mirror 或 Address range memory mirroring) 或者 Machine Check Recovery (类 UE 错误动态隔离自愈)、硬件级高效高速 ECC 能力。

3) Error Inject

4.1.1 Xeon-D&Grand Ridge

Xeon-D 作为当前常用的白盒交换机控制 CPU 包括了主流的 Broadwell-DE 以及最新的 Ice Lake-D。OCM 标准制定中以 Xeon-D 的规格和能力作为参考，因此本小节对于 Xeon-D 的支持不再做专门说明。

Grand Ridge 与 Xeon D 相似性较高，不再展开说明。

4.1.1.1 ASD 功能定义 (Optional)

ASD 相关功能需求由客户负责验证

信号名称	OCM connector I/O	功能描述	OCM 器件	Base Board 器件	端接	电平	Power Rail	L/S
BMC_TRST	O	JTAG Test Reset (active LOW)	VT(Voltage Translator)	BMC	OCM PD 1K	3.3	Suspended	S
BMC_TMS	O	JTAG Test Mode Select	VT(Voltage Translator)	BMC	OCM PU 10K	3.3	Suspended	S
BMC_TDI	O	JTAG Test Data-In	VT(Voltage Translator)	BMC	OCM PU 10K	3.3	Suspended	S
BMC_TDO	I	JTAG Test Data-Out	VT(Voltage Translator)	BMC	OCM PU 1K	3.3	Suspended	S
BMC_TCK	O	JTAG Test Clock	VT(Voltage Translator)	BMC	NA	3.3	Suspended	S
BMC_CLK_MUX_SEL	O	Clock select	clock MUX	BMC	OCM PD 1K	3.3	Suspended	S
BMC_PREQ	O	IA Probemod Request (active LOW)	VT(Voltage Translator)	BMC	OCM PU 10K	3.3	Suspended	S
BMC_PRDY	I	IA Probemod Ready (active LOW)	VT(Voltage Translator)	BMC	OCM PU 10K	3.3	Suspended	S

BMC_DEBUG_CONSENT_N	O	POD_PRESENT1_N (Debug Enable for PCH Strap)	VT(Voltage Translator)	BMC	NA	3.3	Suspended	S
BMC_CPU_PWRGD	I	PWRGOOD_PCH from PCH	VT(Voltage Translator)	BMC	NA	1.05	S0	S
PLTRST_N	I	Platform reset	VT(Voltage Translator)	BMC	NA	3.3	Suspended	S
RSMRST_N	I	Resume reset	VT(Voltage Translator)	BMC	NA	3.3	RTC	S
SYS_PWROK	I	System Power OK(optional)	VT(Voltage Translator)	BMC	NA	3.3	S0	S
REMOTE_DEBUG_ENB_DET	I	Remote Debug Enable detection from debug jumper	VT(Voltage Translator)	BMC	NA	3.3	Suspended	S
FBRK	O	SoC Early Debug	VT(Voltage Translator)	BMC	OCM PU 10K	3.3	Suspended	S
RSTBTN_N	O	Reset Button	VT(Voltage Translator)	BMC	NA	3.3	Suspended	S
PWRBTN_N	O	Power Button	VT(Voltage Translator)	BMC	NA	3.3	Suspended	S
BMC_PRST_IN_N	I	POD_PRESENT2_N (PCH DEBUG_EN_N Strap)	VT(Voltage Translator)	BMC	NA	3.3	Suspended	S
DBP_BMC_DEBUG_EN_R_N	O	CPU Debug Enable(optional)	VT(Voltage Translator)	BMC	OCM PU 10K	3.3	Suspended	S

Table 32 ASD 信号定义

4.1.2 飞腾 CPU（目前无规划）

飞腾 D2000、FT2000/4 是飞腾系列中较适合作为交换机控制的 CPU。

与 Xeon-D 系列相比，在接口类型、数量和上下电控制上存在区别。D2000、FT2000/4

实现请参考 1.0 版本规范。

4.1.3 海光

4.1.3.1 总线说明




Figure 17 3430N/3450N PCIE 配置

说明途中 NC 不可用，即 P1 端口的 0-7 lane 不可用。

对外提供 1*x8/2*x4、1*x4/2*x2/4*x1、7*x1、1*x4/2*x2/4*x1，累计不超过 10 个端口。

满足 OCM 扣板基本需求，与 XEON-D 对照拟分配如下，绿色部分为兼容设计。

3450N/3430N		Capability					
SoC Block	Lane Number	USB3.0	SATA	PCIe			
serdes P1	lane8				x4	x8 (5.0)	
	lane9						
	lane10						
	lane11						
	lane12				x4		
	lane13						
	lane14						
	lane15						
serdes P0 12:15	lane12			x1	x2	x4 (5.0)	
	lane13			x1			
	lane14			x1	x2		
	lane15			x1			
					x4		
serdes P0-0: 2	lane0		x1	x1			
	lane1		x1	x1			
	lane2		x1	x1			
	lane3		x1	x1			
serdes P0 4:7	lane4			x1	x2	x4 (5.0)	
	lane5			x1			
	lane6			x1	x2		
	lane7			x1			
serdes P0-8	lane8			x1			
serdes P0-9	lane9			x1			
serdes P0-10	lane10			x1			
serdes P0-11	lane11			x1			
serdes P0-2	SATA		x1				
serdes P0-3	SATA		x1				
USB_00_0	USB	x1					
USB_00_1	USB	x1					

Table 33 海光 3430N/3450N serdes 分配

4.1.3.2 eSPI

海光 3430N/3450N 的 eSPI 仅有一个 CS 信号，CPU 到 CPLD 的低速主管理通道需要预留 GPIO 和 I2C/模拟 SPI 通道。GPIO 用于快速响应，I2C/模拟 SPI 用做低速主管理通道。

4.1.4 其他 CPU

AMD Fire Range/V3000 高速分配参考 3.3.1 章节，eSPI 设计与海光相同。

4.2 内存

OCM 至少提供两个 DDR4/DDR5 SODIMM socket, 并且分属 CPU 的两个独立的 DDR 通道。

考虑运维和调试的便利性，必须保证 OCM 的 TOP 面有两个独立 DDR 通道的 Socket。

RAS 特性需求：

常规：SDDC、Data Scramble、Demand and Patrol Scrub、Failed DIMM Isolation and PPR 等

关键节点要求：支持 memory mirror（full mirror 或 Address range memory mirroring）或者 Machine Check Recovery。

4.3 存储

CPU 的 BIOS Flash 或 Boot Flash 放至于 Baseboard，OCM 卡直出 BIOS/Boot SPI 信号至 Baseboard。

系统存储使用 Baseboard 上的 SATA SSD 或是 NVMe SSD。

OCM 内建议支持 eMMC 等存储器件（可选）。

4.4 电压电流监控

OCM 上的所有电源需支持电压监控，CPU 的关键电源需要支持电流监控，可通过带数字接口的电源管理芯片直接读取或采用独立电压电流监控芯片。电压和电流值通过 I2C(MNG_CLK/DATA1)读取。

4.5 温度传感器

OCM 需提供对于关键器件的温度监控机制，比如 CPU、DIMM，可使用 CPU 或 DIMM 的内部温感。

4.6 固件升级

OCM 上的 CPLD 支持两种升级方式，通过 JTAG 从 Baseboard 进行升级，或者通过 I2C(MNG_CLK0 和 MNG_DATA0)从 Baseboard 进行升级。

CPLD(包括 OCM CPLD 和系统中其他的 CPLD)的 JTAG 链即可以由 Baseboard 上的 BMC 控制也可以由 CPU 的 GPIO JTAG 来控制。JTAG 链路控制权由 OCM 卡的 JTAG_SEL 信号和 Baseboard 上的选择逻辑共同控制。CPU 控制 CPLD JTAG 链的必要条件之一是 JTAG_SEL 为高。

BIOS Flash 或 Boot Flash 位于 Baseboard，支持 CPU 直接升级和 BMC 升级。

4.7 FRU

OCM 上放置 FRU EEPROM 并挂载到 I2C(MNG_CLK0,MNG_DATA0)或 (MNG_CLK1,MNG_DATA1), EEPROM 按照 S3IP FRU 格式存放 OCM 的信息。

4.8 时钟

OCM 定义的与 Baseboard 之间的时钟包括一路 PCIe 参考时钟输出，一路 PCIe 参考时钟输入和一路同步以太网时钟输入。不同 CPU 芯片在 PCIe 时钟上有较大的差异性，一些 CPU 需要有独立的 PCIe 参考时钟输入，而一些 CPU 也提供 PCIe 时钟输出可以作为 device 的参考时钟。下图为基于 Icelake-D 的 OCM 在系统中的时钟参考设计：




Figure 18 系统时钟

4.9 系统上下电和复位

4.9.1 开关机

Baseboard 供给 OCM 的电源只有 12V CPU 和 VCCRTC_3P3。其中 OCM 的 12V 在 Baseboard 上有 efuse 进行控制开断。

开关机时序逻辑如下图所示：




Figure 19 OCM 上下电时序

OCM 开关机一共支持以下几种方式：

- 1. 随系统上电后 OCM 开机

系统上电后 Baseboard CPLD 和 BMC 同时上电启动，Baseboard CPLD 上电完成后开启 OCM 12V efuse 给 OCM 卡供电。OCM CPLD 的电源和 CPU 的 suspend 电源在 OCM 12V 上来后直接开启。

Baseboard BMC OS 启动成功后通过 PWR_BTN 信号触发 OCM 卡上 CPU 开机。CPU 开机成功后向 Baseboard 输出 PLTRST 信号作为 Baseboard 上外设的复位源。

CPU_PWR_EN0 和 CPU_PWR_EN1 作为 Baseboard 控制 CPU 延时开机的信号，OCM 卡上的 CPLD 通过判断这两个信号的逻辑电平配合正常的开机流程对 CPU 进行开机，具体的延时开机逻辑此处不做限定，参考实际系统需求。

CPU_PWR_EN0	CPU_PWR_EN1 (预留)	说明
1	X	PWR_BTN 触发后 CPU 正常开机
0	X	PWR_BTN 触发后 CPU 延时开机

Table 34 延时开机信号

2. Baseboard 通过 power button 触发 OCM 关机

系统拉低 OCM 的 PWR_BTN_N 信号并保持 6s 以上。OCM 检测到大于 6s 的 PWR_BT_N 信号拉低后启动对于 CPU 的关机，并且向 Baseboard 驱动 PLTRST_N, SLP_S3_N, SLP_S45_N 为低。

3. Baseboard 通过 power button 触发 OCM 开机

Baseboard 触发 PWR_BTN_N 短脉冲对 OCM 开机。OCM 在关机状态下检测到 PWR_BT_N 短脉冲后对 CPU 进行开机，并向 Baseboard 驱动 PLTRST_N, SLP_S3_N, SLP_S45_N 为高。

4. CPU/OCM 主动发起关机

CPU 或 OCM 可以发起主动关机，比如通过 OS 下的关机命令，此时 OCM 需要向 Baseboard 驱动 PLTRST_N, SLP_S3_N, SLP_S45_N 为低。

4.9.1 重启

OCM 重启逻辑如下图所示：




Figure 20 OCM 重启时序

OCM 重启一共支持以下几种方式：

1. Baseboard 通过 reset button 对 OCM 进行热重启

Baseboard 触发 RST_BTN_N 短脉冲对 OCM 进行热重启。冷重启或热重启取决于 OCM CPU 的设置或者 OCM CPLD 的设置，如 Xeon CPU 通过 CPU 内部寄存器可以设置在 RST_BTN_N 触发后发起冷重启或热重启。CPU 热重启过程中 OCM 只拉低 PLTRST_N。

2. Baseboard 通过 reset button 对 OCM 进行冷重启

Baseboard 触发 RST_BTN_N 短脉冲对 OCM 进行冷重启。冷重启或热重启取决于 OCM CPU 的设置或者 OCM CPLD 的设置，如 Xeon CPU 通过 CPU 内部寄存器可以设置在 RST_BTN_N 触发后发起冷重启或热重启。CPU 冷重启过程中 OCM 对 CPU 做上下电，并且拉低 PLTRST_N, SLP_S3_N, SLP_S45_N。

3. CPU/OCM 主动发起热重启

热重启由 CPU 或者 OCM 发起，行为逻辑同 1.

4. CPU/OCM 主动发起冷重启

冷重启由 CPU 或者 OCM 发起，行为逻辑同 2.

4.10 关键器件

VR 电源方案有兼容替代或选焊替代方案。

4.11 调试接口

OCM 配置 CPU 的调试接口如 Xeon 的 XDP 接口。

5. 高速信号约束

类型	速率(Gbps)	最大插入损耗&长度	阻抗	说明
PCIe 5.0	32	底板 OCM 连接器到 EP,损耗不超过 18db@16Ghz	93ohm	Pad2Pad
PCIe 4.0	16	底板 OCM 连接器到 EP,损耗不超过 16db@8Ghz	93ohm	Pad2Pad
PCIe 3.0	8	底板 OCM 连接器到 EP,损耗不超过 11db@4Ghz	93ohm	Pad2Pad
PCIe 2.0	5	底板 OCM 连接器到 EP,损耗不超过 9db@2.5Ghz	93ohm	Pad2Pad
SATA3.0	6	4inch	85ohm	对应 Midloss 层级板材
PCIE/SATA 兼容	NA	4inch	85ohm	通常为 M.2 场景，优先满足 SATA 要求
USB2.0	0.48	13inch	85ohm	接口为 TYPE-A
USB3.2 GEN1	5	12inch	85ohm	1.对应 VeryLowLoss 层级板材 (M6) 2.接口为 TYPE-A
KR	NA	56GKR,底板 OCM 连接器到 PHY,损耗不超过 17db@13.28Ghz; 25GKR,底板 OCM 连接器到 PHY,损耗不超过 17db@12.89Ghz; 10GKR,底板 OCM 连接器到 PHY,损耗不超过 14db@5.15Ghz	93ohm	Pad2Pad

Table 35 高速信号约束

说明：以上损耗要求均为高温高湿场景

6. 散热和环境

6.1 OCM 散热设计

6.1.1 风冷散热设计

- 1)OCM 卡设计为 Passive 散热模组，需要依托系统风扇提供的风量进行散热；
- 2)OCM 卡提供 4pcs M3 Screw 安装孔，支撑 CPU 散热器安装；
- 3)OCM 卡提供 CPU 温度读取，可用于控制系统风扇转速；OCM 卡其余器件温度控制依赖系统风扇提供的风量；
- 4)OCM 卡安装支持东西向和南北向安装，散热器摆放方向应同系统风流方向一致，确保散热效果最佳；
- 5)OCM 卡散热器和芯片之间需要填充 TIM 材料，消除接触热阻，推荐使用 Grease 或者 Phase change 材料；如使用 Phase change 材料，在 OCM 卡首次开机前确保材料提前被烘烤至相变温度点，并维持足够烘烤时间确保能充分消除接触热阻；
- 6)OCM 卡可支持 1RU 系统或者更高 RU 系统安装和散热需求；




Figure 21 OCM 卡南北向组装图




Figure 22 OCM 卡东西向组装图

7)OCM 卡支持网络设备应用场景，网络设备运行态环境温度最大支持 0~40degC

ambient 规格要求：OCM 卡放在系统内部存在被预热情况，OCM 卡实际运行环境温度
会高于 40degC，OCM 卡最大可支持环境温度依赖应用场景和具体设计方案.

8)海拔高度：OCM 卡运行态海拔高度最大支持 3000 米，海拔超过 1800 米时最大支持运行环境温度每 300 米降低 1C.

推荐工作温度范围	18~27℃
允许温度范围	0~40℃
海拔高度（推荐温度范围和允许温度范围均需满足）	1800 米内环境温度不降额，超过 1800 米，最大允许干球温度每 300 米降 1 度，最大允许海拔高度为 3000 米，如有不满足，需详细说明；

备注：

1. 参考标准：ASHEAR、GR3160、GR63、ETS 300-019、IEC60721、GB/T 4798；
2. 短期是指连续时间不超过 96 小时，1 年内总的时间累计不超过 15 天；
3. 产品设计和测试温度必须覆盖上述允许温湿度范围；

Figure 23 OCM 工作环境

9)OCM 卡散热能力依赖系统风量和散热器设计，需要产品设计方依据场景设计相应解决方案，章节 6.3 提供两种散热器参考设计供选择，参考设计并非强制或者唯一解决方案。

6.1.2 液冷散热设计

- 1) OCM 卡设计为 Passive 散热模组，需要依托系统 CDU 提供的流量进行散热；
- 2) OCM 卡提供 4pcs M3 Screw 安装孔，支撑 CPU 冷板散热器安装；
- 3) OCM 卡提供 CPU 温度读取，可用于告警提示；OCM 卡其余器件温度控制可依赖系统风

扇提供的风量或 CDU 提供的流量；

- 4) OCM 卡安装支持东西向和南北向安装，散热器摆放方向无限制;
- 5) OCM 卡散热器和芯片之间需要填充 TIM 材料，消除接触热阻，推荐使用 Grease 或者 Phasechange 材料；如使用 Phasechange 材料，在 OCM 卡首次开机前确保材料提前被烘烤至相变温度点，并维持足够烘烤时间确保能充分消除接触热阻;
- 6) OCM 卡可支持 1RU 系统或者更高 RU 系统安装和散热需求;
- 7) OCM 卡支持网络设备应用场景，网络设备运行态环境温度最大支持 0~40deg

Cambient 规格

要求：OCM 卡放在系统内部存在被预热情况，OCM 卡实际运行环境温度会高于 40degC，OCM 卡最大可支持环境温度依赖应用场景和具体设计方案。

- 8) 海拔高度：OCM 卡运行态海拔高度最大支持 3000 米；海拔 > 1000m，每升高 300m，冷却液最高进水温度同步下调 1~2°C，防止管路汽化气堵；（注：高海拔下系统静压提升至 0.2MPa 以上，抵消低气压汽化趋势）
- 9) OCM 卡散热能力依赖系统流量和液冷散热器设计，需要产品设计方依据场景设计相应解决方案，章节 6.3 提供的液冷散热器参考设计供选择，参考设计并非强制或者唯一解决方案。

6.2 OCM 温度接口定义

- 1) OCM card 提供'THEMTRIP#'信号，提供 CPU 过温关掉保护指示;
- 2) OCM card 提供 CPU 内置温度 sensor 读取通道，系统 BMC 或者 CPU 可读取内置温度数据;

6.3 参考散热器设计

- 1) 参考散热器设计可用于 1RU 系统 OCM 应用选型，OCM 卡使用方可依据实际系统限制按需设计散热器，参考散热器尺寸和安装方式非强制、必选项;
- 2) 参考风冷散热器设计分为 Lower performance 版本和 Better Performance 版本;
- 3) 参考散热器设计散热分析：基于 1RU Switch 系统内 OCM 卡南北向组装;




Figure 24 1RU 交换机系统内 OCM 卡组装图

- 4) 参考风冷散热器设计基于 Intel Ice-lake LCC 和 Ice-Lake HCC SoC 芯片进行设计分析:

Lower performance 散热器(LP-HS): 针对 LCC 50W、88W*、HCC 96W*分析;

Better Performance 散热器(BP-HS): 针对 LCC 88W*、HCC 96W*、HCC 111W*;

- 5) 参考液冷散热器设计基于 AMD V3000 50W, Intel GRR 86W 和海光 3450N 85W 芯片进行设计分析:

Notes*:1、后续功耗更新不影响本规范结论; 2、本规范设计参考曲线, 可用于推算其他功率 CPU 所需要边界条件;

6.3.1 LP-HS 版参考风冷散热器设计

- 1) LP-HS 散热器设计参数如下:

	详细参数
外围尺寸	116mm width X 62 mm length X12.5mm height
散热器Base厚度	3.0 mm
散热器fins描述	45 Fins, 8.5 mm height, 0.5mm thickness,2.628mm pitch
散热器重量	99g(90±9g)
散热器工艺	纯铝挤无热管或者VC
安装方式	带内螺纹nut支撑散热器安装(见下图)
安装磅力	10~15 lbf
设计TIM材料参数	有效导入系数4 W/m.k @ 0.1mm Depth
Vendor Code	待输入

Table 36 LP-HS 散热器设计参数




Figure 25 LP-HS 散热器




Figure 26 LP-HS 散热器焊接螺母

2) LP-HS 散热器热阻及压差 Vs 风量曲线图




Figure 27 LP-HS 散热器热阻及压差 vs 风量曲线图

3) LP-HS 散热器最大可支持 CPU 功耗 Vs 最小风量关系图 (散热器进风温度 45 度)




Figure 28 LP-HS 散热器最大可支持 CPU 功耗 Vs 最小风量关系图

- 4) 针对不同功率 CPU, LP-HS 在不同环境温度下所需要最小风量数据.




Figure 29 LP-HS 在不同环境温度下所需要最小风量

6.3.2 BP-HS 版参考风冷散热器设计

1) BP-HS 散热器设计参数如下:

	详细参数
外围尺寸	116mm width X 80 mm length X12.5mm height
散热器Base厚度	4 mm
散热器fins描述	铝69*Fins,6.5 mm height, 0.2mm thickness,1.703mm pitch
散热器重量	190g(173±17g)
散热器工艺	铝base焊接3*D6 HeatPipe+45.8*45.8*2.2mm 铜衬板
安装方式	带内螺纹nut支撑散热器安装(同LP-HS)
安装磅力	10~15 lbf
设计TIM材料参数	有效导入系数4 W/m.k @ 0.1mm Depth
Vendor Code	待输入

Table 37 BP-HS 散热器设计参数




Figure 30 BP-HS 散热器安装图




Figure 31 BP-HS 散热器结构

2) BP-HS 散热器热阻及压差 Vs 风量曲线图




Figure 32 BP-HS 散热器热阻及压差 Vs 风量曲线图

3) BP-HS 散热器最大可支持 CPU 功耗 Vs 最小风量关系图 (散热器进风温度 45 度)




Figure 33 BP-HS 散热器最大可支持 CPU 功耗 Vs 最小风量关系图

4) 针对不同功率 CPU, BP-HS 在不同环境温度下所需要最小风量数据




Figure 34 BP-HS 在不同环境温度下所需要最小风量

6.3.3 参考液冷散热器设计

1) 液冷散热器设计参数如下:

	详细参数
外围尺寸	67mm width X 54mm length X 6mm height
液冷散热器底部铜块厚度	2mm
液冷散热器铜管打扁厚度	4mm
液冷散热器铜管外直径	7mm
液冷散热器铜管壁厚	0.5mm
液冷散热器耐压	0.8MPa
液冷散热器重量	479g
液冷散热器工艺	铜管嵌基板
安装方式	带内螺纹nut支撑散热器安装(见下图)
安装磅力	10~15lbf
设计TIM材料参数	有效导入系数5W/m.k@1mm Depth

Table 38 液冷散热器设计参数




Figure 35 液冷散热器

2) 液冷散热器热阻及压差 Vs 流量曲线图




Figure 36 液冷散热器热阻及压差 vs 流量曲线图

3) 液冷散热器最大可支持 CPU 功耗 Vs 最小流量关系图 (散热器进液温度 40 度)




Figure 37 液冷散热器最大可支持 CPU 功耗 Vs 最小流量关系图

4) 针对不同功率 CPU，在不同环境温度下所需要最小流量数据.




Figure 38 在不同环境温度下所需要最小流量

6.4 环境

缩略词	规格
储存和运输温度	-40°C to +70°C
运行湿度	10% to 90% 非凝结
储存和运输湿度要求	90%RH, 40°C

Table 39 环境规格

变更记录

版本	日期	作者	描述
V1.0	2022-03-11	黄一元, 杨光	第一版发布
V2.0	2026-07-16	朱芳波, 黄一元, 杨光, 侯风阳	第二版初稿完成

Table 40 OCM 规范变更记录

